博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
编写Makefile规则
阅读量:5075 次
发布时间:2019-06-12

本文共 857 字,大约阅读时间需要 2 分钟。

一个工程中的源文件不计其数,其按类型、功能、模块分别放在若干个目录中,makefile定义了一系列的规则来指定,哪些文件需要先编译,哪些文件需要后编译,哪些文件需要重新编译,甚至于进行更复杂的功能操作,因为 makefile就像一个shell脚本一样,其中也可以执行操作系统的命令。

Makefile规则

目标:依赖.................................

tab键 命令

能够执行的条件:a、目标不存在 b、依赖已更新
这就是最基本的规则。
标通常是要生成的文件的名称,通常是可执行文件或目标文件,也可以是一个执行动作的名称,比如clean。
依赖是用来产生目标的材料,一个目标经常有几个依赖。命令是生成目标时执行的动作,一个规则可以包含有几条命令,每个命令占一行,注意每个命令前面必须有一个tab字符。

下面是一个简单的Makefile的编写。

hello:hello.c a.c      gcc -o hello hello.c a.c

也可以是下面的形式

hello:hello.o a.o      gcc -o hello hello.o a.o  hello.o:hello.c      gcc -o hell.o -c hello.c  a.o:a.c      gcc -o a.o -c a.c

以上的规则与第一个一样,这里-c表示是只编译不链接。

上面的规则还可以用通配符来表示

hello:hello.o a.o      gcc -o $@  $^  %.o:%.c      gcc -o $@ -c $

还可以执行相应的动作

hello:hello.o a.o      gcc -o $@  $^  %.o:%.c      gcc -o $@ -c $<  clean:      rm *.o hello

这是编写Makefike最简单的规则。

转载于:https://www.cnblogs.com/Ye-Jason/p/7353709.html

你可能感兴趣的文章